PAT-NO:

JP411202970A

DOCUMENT-IDENTIFIER: JP 11202970 A

TITLE:

CLOCK SKEW PREVENTING CIRCUIT

PUBN-DATE:

July 30, 1999

INVENTOR-INFORMATION:

NAME

COUNTRY

OOSERA, SHINICHI

N/A

ASSIGNEE-INFORMATION:

NAME

COUNTRY

N/A

TOSHIBA MICROELECTRONICS CORP

N/A

TOSHIBA CORP

APPL-NO:

JP10007780

APPL-DATE:

January 19, 1998

INT-CL (IPC): G06F001/10, H03K019/0175

ABSTRACT:

PROBLEM TO BE SOLVED: To output a clock signal having no clock skew by inputting clock signals having clock skews and to prevent the waveform of the outputted clock signal from being weakened.

SOLUTION: This circuit is equipped with plural input lines 11a, 11b, and 11c for inputting plural clock signals and also equipped with a logic circuit 14 which inputs the plural clock signals and outputs a clock signal synchronized with the slowest clock signal among them. Then this circuit is equipped with output lines 17a, 17b, and 17c which input the clock signal outputted from this logic circuit 14 to a buffer and output plural clock signals.

COPYRIGHT: (C)1999,JPO

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-202970

(43)公開日 平成11年(1999)7月30日

(51)	Int.	Cl. ⁶	
(31/	1116	u.	

識別記号

FΙ

G06F 1/10 H03K 19/0175

G06F 1/04 H03K 19/00 330A 101N

審査請求 未請求 請求項の数3 OL (全 9 頁)

21	١	44	H	28	目

特顧平10-7780

(71)出顧人 000221199

(22)出願日

平成10年(1998) 1月19日

東芝マイクロエレクトロニクス株式会社 神奈川県川崎市川崎区駅前本町25番地1

(71)出顧人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(72)発明者 大瀬良 真一

神奈川県川崎市川崎区駅前本町25番地1

東芝マイクロエレクトロニクス株式会社内


(74)代理人 弁理士 佐藤 強

(54)【発明の名称】 クロックスキュー防止回路

(57)【要約】

【課題】 クロックスキューが生じた複数のクロック信号を入力してクロックスキューがゼロのクロック信号を出力させ、かつ、出力されるクロック信号に波形のなまりが発生することを防止する。

【解決手段】 本発明のクロックスキュー防止回路は、複数のクロック信号を入力する複数の入力線11a、11b、11cを備えると共に、複数のクロック信号を入力してそのうちの最も遅いクロック信号に同期したクロック信号を出力する論理回路14を備え、この論理回路14から出力されたクロック信号をバッファに入力して複数のクロック信号を出力する出力線17a、17b、17cを備えて構成さている。



【特許請求の範囲】

【請求項1】 複数のクロック信号を入力する複数の入

前記複数のクロック信号を入力し、そのうちの最も遅い クロック信号に同期したクロック信号を出力する論理回 路と、

この論理回路から出力されたクロック信号をバッファに 入力して複数のクロック信号を出力する出力線とを備え て成るクロックスキュー防止回路。

【請求項2】 前記論理回路の出力側にバッファを設け 10 たことを特徴とする請求項1記載のクロックスキュー防 止回路。

【請求項3】 前記バッファから出力される信号のレベ ルを自己保持する帰還回路を設けたことを特徴とする請 求項2記載のクロックスキュー防止回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、クロックスキュー が発生した複数のクロック信号を入力して、同一周期の 複数のクロック信号を出力するクロックスキュー防止回 20 路に関する。

[0002]

【従来の技術】例えばLSI等の集積回路においては、 1つのクロックラインを複数のクロックラインに分割 し、各クロックラインに設けるクロックバッファをでき るだけ小さくするようにした構成が採用されている。こ の構成の場合、各クロックラインに接続した負荷の大き さや各クロックラインの配線の長さの相違などによっ て、各クロックラインに流れるクロック信号の周期が少 しずつずれる現象、即ち、いわゆるクロックスキューが 30 れたクロック信号をバッファに入力して複数のクロック 発生することがある。

【0003】このようなクロックスキューをなくして、 同一周期の複数のクロック信号を出力させるクロック出 力回路として、従来より、図6に示すような構成があ る。この構成では、例えば3つのクロック信号Sa、S b、Scを入力する3つの入力線1a、1b、1cにバ ッファ2a、2b、2cを接続すると共に、これらバッ ファ2a、2b、2cに出力線3a、3b、3cを接続 している。そして、上記3つの出力線3a、3b、3c 間を短絡線4により短絡する、即ち、3つのバッファ2 40 a、2b、2cの出力をショートするように構成されて いる。

[0004]

【発明が解決しようとする課題】上記従来構成におい て、例えば図7に示すようなクロックスキューが生じた 3つのクロック信号Sa、Sb、Scが入力線1a、1 b、1 cに入力されたとする。この場合、クロック信号 Saの立上がりは早いが、クロック信号Sb、Scの立 上がりは遅い。このため、バッファ2aから出力される

出力される信号はロウレベルとなる。この結果、短絡線 4により短絡された3つの出力線3a、3b、3cから 出力されるクロック信号Saout、Sbout、Sc outは、図7に示すように、波形がなまってしまうと いう問題点がある。そして、クロック信号Saout、 Sbout、Scoutの波形がなまると、種々の不具

【0005】具体的には、バッファ2a、2b、2cが 例えばCMOS集積回路で構成されている場合、貫通電 流が流れてしまう。また、出力線3a、3b、3cに接 続される次段の回路が例えばCMOS集積回路で構成さ れている場合には、この回路にも貫通電流が流れると共 に、回路の動作が遅くなるという欠点があった。更に、 上述した構成では、クロックスキューが生じた3つのク ロック信号Sa、Sb、Scを入力する場合について説 明したが、入力するクロック信号の数が更に増えると、 出力されるクロック信号の波形のなまりがより一層ひど くなるという傾向があった。

【0006】そこで、本発明の目的は、クロックスキュ ーが生じた複数のクロック信号を入力して同一周期のク ロック信号を出力させる構成において、出力されるクロ ック信号に波形のなまりが発生することを防止できるク ロックスキュー防止回路を提供するにある。

[0007]

合が発生する。

【課題を解決するための手段】本発明のクロックスキュ 一防止回路(図1参照)は、複数のクロック信号を入力 する複数の入力線と、前記複数のクロック信号を入力 し、そのうちの最も遅いクロック信号に同期したクロッ ク信号を出力する論理回路と、この論理回路から出力さ 信号を出力する出力線とを備えて成るところに特徴を有 する。

【0008】上記構成においては、論理回路により、入 力された複数のクロック信号のうちの最も遅いクロック 信号に同期したクロック信号が出力される。そして、こ のクロック信号がバッファの入力となり出力線から複数 のクロック信号として出力される。この構成の場合、ク ロックスキューが生じた複数のクロック信号を入力し て、クロックスキューがゼロのクロック信号を出力させ ることができ、しかも、この処理を論理回路により実行 するから、出力されるクロック信号に波形のなまりが発 生することがなくなる。

【0009】また、上記バッファから出力される信号の レベルを自己保持する帰還回路を設けることがより一層 好ましい構成(図3参照)である。

[0010]

【発明の実施の形態】以下、本発明の第1の実施例につ いて図1及び図2を参照しながら説明する。図1は本実 施例のクロックスキュー防止回路の電気回路図である。 信号がハイレベルであっても、バッファ2b、2cから 50 この図1において、複数である例えば3つのクロック信

号Sa、Sb、Scを入力する3つの入力線11a、1 1b、11cは、3入力のNAND回路12の入力端子 に接続されていると共に、3入力のNOR回路13の入 力端子に接続されている。この場合、上記NAND回路 12と上記NOR回路13とから論理回路14が構成さ

【0011】また、NAND回路12の出力端子は、P チャネルMOSトランジスタ15のゲートに接続されて いる。NOR回路13のの出力端子は、NチャネルMO Sトランジスタ16のゲートに接続されている。Pチャ 10 ネルMOSトランジスタ15のソースは直流電圧端子V DDに接続され、NチャネルMOSトランジスタ16の ソースはグランドVss に接続されている。そして、P チャネルMOSトランジスタ15のドレインと、Nチャ ネルMOSトランジスタ16のドレインとが接続され、 更に、この接続点に3つの出力線17a、17b、17 cが接続されている。この場合、PチャネルMOSトラ ンジスタ15とNチャネルMOSトランジスタ16とか らなるCMOS回路により、バッファ18が構成されて

【0012】次に、上記した回路の動作を図2を参照し て説明する。この場合、3つのクロック信号Sa、S b、Scには、図2(a)、(b)、(c)に示すよう なクロックスキューが存在しているとする。

【0013】まず、時刻t1までの期間Taにおいて は、3つのクロック信号Sa、Sb、Scはすべてロウ レベルであるから、NAND回路12の出力信号Sdは ハイレベルとなり、NOR回路13の出力信号Seはハ イレベルとなる。従って、PチャネルMOSトランジス タ15がオフし、NチャネルMOSトランジスタ16が 30 オンすることにより、出力線17a、17b、17cか らロウレベルの出力信号Saout、Sbout、Sc outが出力される。

【0014】そして、時刻t1(最も早いクロック信号 Saがハイレベルに立上がる時点)から時刻t2(最も 遅いクロック信号Scがハイレベルに立上がる時点)ま での期間Tbにおいては、NAND回路12の出力信号 Sdはハイレベルとなり、NOR回路13の出力信号S eはロウレベルとなる。従って、PチャネルMOSトラ ンジスタ15及びNチャネルMOSトランジスタ16は 40 いずれもオフ(ダイナミック期間)になり、出力線17 a、17b、17cの出力信号Saout、Sbou t、Scoutは現在の状態、即ち、ロウレベルを維持

【0015】次に、時刻t2(最も遅いクロック信号S cがハイレベルに立上がる時点)から時刻t3 (最も早 いクロック信号Saがロウレベルに立下がる時点)まで の期間Tcにおいては、NAND回路12の出力信号S dはロウレベルとなり、NOR回路13の出力信号Se はロウレベルとなる。従って、PチャネルMOSトラン 50 線17a、17b、17cから出力されるクロック信号

ジスタ15がオンし、NチャネルMOSトランジスタ1

6がオフすることにより、出力線17a、17b、17 cからハイレベルの出力信号Saout、Sbout、

Scoutが出力される。

【0016】続いて、時刻t3(最も早いクロック信号 Saがロウレベルに立下がる時点)から時刻 t 4 (最も 遅いクロック信号Scがロウレベルに立下がる時点)ま での期間Tdにおいては、NAND回路12の出力信号 Sdはハイレベルとなり、NOR回路13の出力信号S eはロウレベルとなる。従って、PチャネルMOSトラ ンジスタ15及びNチャネルMOSトランジスタ16は いずれもオフ(ダイナミック期間)になり、出力線17 a、17b、17cの出力信号Saout、Sbou t、Scoutは現在の状態、即ち、ハイレベルを維持 する。

【0017】この後、時刻t4(最も遅いクロック信号 Scがロウレベルに立下がる時点)より後の期間Teに おいては、NAND回路12の出力信号Sdはハイレベ ルとなり、NOR回路13の出力信号Seはハイレベル 20 となる。従って、PチャネルMOSトランジスタ15が オフし、NチャネルMOSトランジスタ16がオンする ことにより、出力線17a、17b、17cからロウレ ベルの出力信号Saout、Sbout、Scoutが 出力される。

【0018】即ち、上記したクロックスキュー防止回路 においては、クロックスキューが生じた3つのクロック 信号Sa、Sb、Scが入力されると、そのうちの最も 遅いクロック信号Scに同期したクロック信号(同一周 期のクロック信号)が、出力信号Saout、Sbou t、Scoutとして出力線17a、17b、17cか ら出力されるように構成されている。

【0019】このような回路構成にすることによって、 クロックスキューが生じた3つのクロック信号Sa、S b、Scを入力して、クロックスキューがゼロの3つの クロック信号Saout、Sbout、Scoutを出 力させることができる。しかも、この構成の場合、論理 回路14によって、3つのクロック信号Sa、Sb、S cのうちの最も遅いクロック信号Scに同期したクロッ ク信号Saout、Sbout、Scoutを出力する ことができる。出力されるクロック信号Saout、S bout、Scoutは、論理回路によるバッファ18 のスイッチングを行なうため図7のような波形のなまり が発生することはない。これにより、出力線17a、1 7b、17cに接続される次段の回路を例えばCMOS 集積回路で構成した場合には、この回路に貫通電流が流 れることを防止できると共に、次段回路の動作を早くす ることができる。

【0020】また、上記実施例では、論理回路14の出 力側にバッファ18を設けるように構成したので、出力 10

Saout、Sbout、Scoutに必要とする駆動 力 (接続された負荷を駆動するための駆動力)を付与す ることができる。更に、上記実施例では、バッファ18 を論理回路14で制御するため、PチャネルMOSトラ ンジスタ15及びNチャネルMOSトランジスタ16を 共にオンする期間をなくした。このため、バッファ18 に貫通電流が流れることを防止でき、ひいては消費電力 を低減することができる。

【0021】図3及び図4は本発明の第2の実施例を示 すものであり、第1の実施例と異なるところを説明す る。尚、第1の実施例と同一部分には、同一符号を付し ている。第2の実施例では、図3に示すように、NAN D回路12の出力端子とPチャネルMOSトランジスタ 15のゲートとの間に、インバータ19及びクロックド インバータ20を図示するように接続すると共に、NO R回路13の出力端子とNチャネルMOSトランジスタ 16のゲートとの間に、インバータ21及びクロックド インバータ22を図示するように接続している。尚、ク ロックドインバータ20、22は、2個のPチャネルM OSトランジスタと2個のNチャネルMOSトランジス 20 タを図示するように接続して構成されている。

【0022】また、PチャネルMOSトランジスタ15 のゲートと、NチャネルMOSトランジスタ16のゲー トとが接続されている。更に、これらゲート同士の接続 点(以下、この点をBufferInと称す)と、Pチ ャネルMOSトランジスタ15のドレインとNチャネル MOSトランジスタ16のドレインとが接続された接続 点(即ち、3つの出力線17a、17b、17cの共通 接続点)との間に、帰還インバータ23が図示するよう に接続されている。この構成の場合、上記したように接 30 続された帰還インバータ23により本発明の帰還回路2 4が構成されている。

【0023】次に、上記した回路の動作を図4を参照し て説明する。この場合、3つのクロック信号Sa、S b、Scには、図4(a)、(b)、(c)に示すよう なクロックスキューが存在しているとする。

【0024】まず、期間Ta´においては、NAND回 路12の出力信号Sdがハイレベルとなり、インバータ 19の出力信号Sfがロウレベルとなるから、クロック ドインバータ20は閉じる(ハイインピーダンスとな る)。これと共に、NOR回路13の出力信号Seがハ イレベルとなり、インパータ21の出力信号Sgがロウ レベルとなるから、クロックドインバータ22がアクテ ィブとなり、クロックドインバータ22はNOR回路1 3の出力信号Seを、即ち、ハイレベル信号をBuff erInへ出力する。

【0025】このとき、出力線17a、17b、17c の出力信号Saout、Sbout、Scoutの一つ 前の値であるハイレベルが、帰還インバータ23を通っ 6

BufferInへ与えられる。このため、帰還インバ ータ23からのロウレベル信号とクロックドインバータ 22からのハイレベル信号がけんかする。しかし、この 場合、帰還インバータ23のトランジスタサイズを、ク ロックドインバータ20、22が共に閉じて(オフし て) いるときにBufferInのレベルを保持できる だけの最小のサイズに設定している。従って、クロック ドインバータ22からのハイレベル信号が勝ち、Pチャ ネルMOSトランジスタ15がオフし、NチャネルMO Sトランジスタ16がオンすることにより、ロウレベル の出力信号Saout、Sbout、Scoutが出力 線17a、17b、17cから出力される。

【0026】続いて、期間Tb^{*}においては、NAND 回路12の出力信号Sdはハイレベルとなり、インバー タ19の出力信号Sfがロウレベルとなるから、クロッ クドインバータ20は閉じる(ハイインピーダンスとな る)。これと共に、NOR回路13の出力信号Seがロ ウレベルとなり、インバータ21の出力信号Sgがハイ レベルとなるから、クロックドインバータ22は閉じる (ハイインピーダンスとなる)。 そして、この場合、出 力線17a、17b、17cの出力信号Saout、S bout、Scoutの現在の値であるロウレベルが、 帰還インバータ23を通ってハイレベルとなり、このハ イレベル信号が上記BufferInへ与えられる。 【0027】従って、PチャネルMOSトランジスタ1 5がオフし、NチャネルMOSトランジスタ16がオン することにより、出力線17a、17b、17cの出力 信号Saout、Sbout、Scoutは現在の状 態、即ち、ロウレベルを維持するようになる。即ち、上 記期間Tb においては、帰還回路24の帰還インバー **タ23により、バッファ18から出力される出力信号S** aout、Sbout、Scoutの状態が自己保持さ れるように構成されている。

【0028】次に、期間Tc においては、NAND回 路12の出力信号Sdはロウレベルとなり、インバータ 19の出力信号Sfがハイレベルとなるから、クロック ドインバータ20がアクティブとなる。これと共に、N OR回路13の出力信号Seはロウレベルとなり、イン バータ21の出力信号Sgがハイレベルとなるから、ク ロックドインバータ22は閉じている (ハイインピーダ ンスとなっている)。そして、上記クロックドインバー タ20がアクティブとなるから、該クロックドインバー タ20はNAND回路12の出力信号Sdを、即ち、ロ ウレベル信号をBufferInへ出力する。

【0029】このとき、出力線17a、17b、17c の出力信号Saout、Sbout、Scoutの現在 の値であるロウレベルが、帰還インバータ23を通って ハイレベルとなると共に、このハイレベル信号が上記B ufferInへ与えられる。このため、帰還インバー てロウレベルとなると共に、このロウレベル信号が上記 50 タ23からのハイレベル信号とクロックドインバータ2

0からのロウレベル信号がけんかする。しかし、この場 合、上述したように帰還インバータ23のトランジスタ サイズがクロックドインバータ20、22が共に閉じて (オフして) いるときにBufferInのレベルを保 持できるだけの最小のサイズに設定されているため、ク ロックドインバータ20からのロウレベル信号が勝つ。 従って、PチャネルMOSトランジスタ15がオンし、 NチャネルMOSトランジスタ16がオフすることによ り、ハイレベルの出力信号Saout、Sbout、S coutが出力線17a、17b、17cから出力され 10 るようになる。

【0030】そして、期間Td^{*}においては、NAND 回路12の出力信号Sdはハイレベルとなり、インバー タ19の出力信号Sfがロウレベルとなるから、クロッ クドインバータ20は閉じる(ハイインピーダンスとな る)。これと共に、NOR回路13の出力信号Seがロ ウレベルとなり、インバータ21の出力信号Sgがハイ レベルとなるから、クロックドインバータ22は閉じる (ハイインピーダンスとなる)。そして、この場合、出 力線17a、17b、17cの出力信号Saout、S 20 bout、Scoutの現在の値であるハイレベルが、 帰還インバータ23を通ってロウレベルとなり、このロ ウレベル信号が上記BufferInへ与えられる。

【0031】従って、PチャネルMOSトランジスタ1 5がオンし、NチャネルMOSトランジスタ16がオフ することにより、出力線17a、17b、17cの出力 信号Saout、Sbout、Scoutは現在の状 態、即ち、ハイレベルを維持する。即ち、上記期間Td においては、帰還回路24の帰還インバータ23によ りバッファ18から出力される出力信号Saout、S 30 bout、Scoutの状態が自己保持されるように構 成されている。

【0032】続いて、期間Te⁻においては、NAND 回路12の出力信号Sdはハイレベルとなり、インバー タ19の出力信号Sfがロウレベルとなるから、クロッ クドインバータ20は閉じる(ハイインピーダンスとな る)。これと共に、NOR回路13の出力信号Seがハ イレベルとなり、インバータ21の出力信号Sgがロウ レベルとなるから、クロックドインバータ22がアクテ ィブとなり、クロックドインバータ22はNOR回路1 40 3の出力信号Seを、即ち、ハイレベル信号をBuff erInへ出力する。

【0033】このとき、出力線17a、17b、17c の出力信号Saout、Sbout、Scoutの現在 の値であるハイレベルが、帰還インバータ23を通って ロウレベルとなると共に、このロウレベル信号が上記B ufferInへ与えられる。このため、帰還インバー タ23からのロウレベル信号とクロックドインバータ2 2からのハイレベル信号がけんかする。しかし、この場 合、帰還インバータ23のトランジスタサイズが上述し 50 びとるように構成しても良い。以下、このような構成の

8

たように最小のサイズに設定されているため、クロック ドインバータ22からのハイレベル信号が勝つ。これに より、PチャネルMOSトランジスタ15がオフし、N チャネルMOSトランジスタ16がオンすることによ り、ロウレベルの出力信号Saout、Sbout、S coutが出力線17a、17b、17cから出力され るようになる。

【0034】尚、上述した以外の第2の実施例の構成 は、第1の実施例の構成と同じ構成となっている。従っ て、第2の実施例においても、第1の実施例とほぼ同じ 作用効果を得ることができる。特に、第2の実施例で は、帰還インバータ23、インバータ19、21、クロ ックドインバータ20、22を設け、期間Tb ⁷及び期 間Td[†]において、バッファ18から出力される出力信 号Saout、Sbout、Scoutのレベル状態を 帰還をかけて自己保持するように構成した。これによっ て、第1の実施例において存在したダイナミック期間 (具体的には、期間Tb及び期間Td)をなくすことが でき、ノイズ等に強くて安定動作する回路を実現するこ とができる。

【0035】ちなみに、第1の実施例では、期間Tb及 び期間Tdにおいて、PチャネルMOSトランジスタ1 5及びNチャネルMOSトランジスタ16が共にオフす る状態となり、出力線17a、17b、17cの出力信 号Saout、Sbout、Scoutがダイナミック 保持される状態となる。この状態では、ノイズ等が出力 線17a、17b、17cに作用することがあると、出 力信号Saout、Sbout、Scoutのレベルが 変動するおそれがあった。

【0036】尚、第1の実施例には、インバータ19、 21、クロックドインバータ20、22が存在しなた め、回路の動作は速いという長所がある。従って、ノイ ズ等の影響を受け難い場合、例えば上記ダイナミック期 間(期間Tb及び期間Td)がかなり短い時間である場 合(即ち、クロック信号Sa、Sb、Scのクロックス キューが小さい場合)には、第1の実施例の回路構成で 十分である。これに対して、クロックスキューが大きく なって、ダイナミック期間が長くなる場合には、ノイズ 等の影響を受け易くなるので、第2の実施例のように構 成することが好ましい。

【0037】また、上記各実施例では、3つのクロック 信号Sa、Sb、Scを入力する構成としたが、これに 限られるものではなく、4つ以上のクロック信号を入力 するように構成しても良く、その場合には、4入力以上 のNAND回路及び4入力以上のNOR回路を用いれば 良い。ここで、NAND回路及びNOR回路の入力数が 多くなる場合には、設計上妥当な入力数に固定し、複数 のクロック信号を上記固定した入力数毎に分けて同期を とると共に、これら分けて得られた出力信号の同期を再

9

一例として、図5に示す第3の実施例について説明する。

【0038】この第3の実施例では、例えば100個のクロック信号を入力すると共に、これら100個のクロック信号を例えば10個ずつ10組に分けて信号処理しながら、同一周期の100個のクロック信号を出力するように構成している。具体的には、まず、100個のクロック信号S001~S100を10個ずつ10組に分け、この分けたうちの最初の10個のクロック信号S0001~S010を第1のクロックスキュー防止回路25000で1に入力させ、次の10個のクロック信号S011~S020を第2のクロックスキュー防止回路25つに入力させ、……、最後の10個のクロック信号S0910~S100を第10のクロックスキュー防止回路25つ1~S100を第10のクロックスキュー防止回路2500を第10のクロックスキュー防止回路2500を第10のクロックスキュー防止回路2500に入力させている。

【0039】上記10個のクロックスキュー防止回路25-1~25-10は、すべて同じ回路構成であり、第1の実施例または第2の実施例のクロックスキュー防止回路において、NAND回路12及びNOR回路13の代わりに10入力のNAND回路及び10入力のNOR 20回路を設け、更に出力線を1つにした回路である。

【0040】そして、第1のクロックスキュー防止回路 25-1からの出力信号Smot1と、第2のクロック スキュー防止回路 25-2からの出力信号Smot2 と、……、第10のクロックスキュー防止回路 25-10からの出力信号Smot10とを、第11のクロックスキュー防止回路 26-1に入力させている。また、第1のクロックスキュー防止回路 25-1からの出力信号Smot1と、第2のクロックスキュー防止回路 25-2からの出力信号Smot2と、……、第10のク 30ロックスキュー防止回路 25-10からの出力信号Smot10とを、第12のクロックスキュー防止回路 26-2に入力させている。

【0041】以下、同様にして、第1のクロックスキュー防止回路25-1からの出力信号Smot1~第10のクロックスキュー防止回路25-10からの出力信号Smot10を、第13のクロックスキュー防止回路26-3、……、第20のクロックスキュー防止回路26-10に入力させている。

【0042】ここで、上記10個のクロックスキュー防 40 止回路26-1~26-10は、すべて同じ回路構成で あり、第1の実施例または第2の実施例のクロックスキュー防止回路において、NAND回路12及びNOR回 路13の代わりに10入力のNAND回路及び10入力 のNOR回路を設け、更に出力線を10個にした回路で ある。 10

【0043】これにより、10個のクロックスキュー防止回路26-1~26-10から100個のクロック信号Sout001~Sout100が出力されると共に、これら100個のクロック信号Sout001~Sout100は同一周期のクロック信号となる。この場合、出力されるクロック信号Sout001~Sout100は、入力された100個のクロック信号S001~S100のうちの最も遅いクロック信号となっている。

【0044】上記第3の実施例では、100個のクロック信号を入力する構成に適用したが、99個以下或いは101個以上のクロック信号を入力する構成に適用しても良い。また、上記第3の実施例では、クロック信号を10組に分ける構成に適用したが、9組以下或いは11組以上に分ける構成に適用しても良い。更に、上記第3の実施例では、分けたクロック信号を2段階で同期をとるように構成したが、3段階以上で同期をとるように構成しても良い。

0 [0045]

【発明の効果】本発明は、以上の説明から明らかなように、複数のクロック信号を入力して、そのうちの最も遅いクロック信号に同期したクロック信号を出力する論理回路を備えるように構成したので、クロックスキューが生じた複数のクロック信号を入力してクロックスキューがゼロのクロック信号を出力させることが可能でありながら、出力されるクロック信号に波形のなまりが発生することを防止できるという優れた効果を奏する。

【図面の簡単な説明】

【図1】本発明の第1の実施例を示す電気回路図

【図2】タイムチャート

【図3】本発明の第2の実施例を示す図1相当図

【図4】図2相当図


【図5】本発明の第3の実施例を示すブロック図


【図6】従来構成を示す図1相当図


【図7】図2相当図


【符号の説明】

11a、11b、11cは入力線、12はNAND回路、13はNOR回路、14は論理回路、15はPチャネルMOSトランジスタ、16はNチャネルMOSトランジスタ、17a、17b、17cは出力線、18はバッファ、19はインバータ、20はクロックドインバータ、21はインバータ、22はクロックドインバータ、23は帰還インバータ、24は帰還回路、25-1~25-10はクロックスキュー防止回路、26-1~26-10はクロックスキュー防止回路を示す。










[図4]



. . . .

【図5】

